聯(lián)發(fā)科推出共封裝光學(xué)芯片設(shè)計平臺，瞄準(zhǔn)AI與高速運算市場

3月20日，聯(lián)發(fā)科宣布，推出新一代定制化芯片（ASIC）設(shè)計平臺，提供異質(zhì)整合電子與光學(xué)訊號的傳輸界面解決方案，將于3月底在加州圣地亞哥舉辦的OFC大會上，展出與Ranovus合作的CPO解決方案，瞄準(zhǔn)AI和高速運算市場。聯(lián)發(fā)科表示，旗下ASIC設(shè)計平臺涵蓋從設(shè)計到生產(chǎn)過程所需完整解決方案，提供包括裸晶對裸晶界面、CoWoS等封裝技術(shù)、PCIe等高速傳輸界面、熱力學(xué)與機(jī)構(gòu)設(shè)計整合等。